HBM：メモリとロジックと実装をつなぐ

容量と帯域は別

容量はどれだけ情報を置けるか、帯域は一定時間にどれだけ情報を送れるか。巨大な演算器でもメモリからデータを受け取れなければ待ち時間が増える。HBMは多くの接続を並列に使い、GPUの近くで大量のデータをやり取りする。

DRAMダイを積む

薄くしたDRAMダイを複数段重ね、TSV等の垂直接続でつなぐ。8Hや12Hなどは積層数の表記で、購入数量を示すものではない。高さ・薄化・接合・熱・検査を同時に満たす必要がある。

ベースダイの役割

積層の底部には制御や接続を担うベースダイがある。SK hynixはHBM4でTSMCのロジック工程を利用する方針を公表した。メモリ企業だけで完結せず、先端ロジック製造への需要も生まれる仕組みになる。

GPUと一体の実装

HBMスタックとGPUを高密度配線でつなぐ。CoWoS等の実装技術にはインターポーザー、基板、接合・検査が必要。HBMそのものの増産能力と、GPUと一緒に組み立てる能力のどちらが制約かは区別しなければならない。

採用発表の読み方

MicronのH200採用のような公式発表は、製品での関係を確認できる。一方、GPUごとのメモリ搭載仕様から、特定メモリメーカーの供給シェアや年間取引額までは計算できない。複数供給者や出荷構成の情報が必要である。

売上は何で決まるか

メモリ企業はHBMの量と単価・構成で売上を得るが、ベースダイ製造、接合、検査、GPU実装には別の企業が売上を計上する。HBM一式の金額を各工程の売上として重ねない。

費用と利益の構造

コアダイの製造費だけでなく、薄化、TSV、接合、ベースダイ、テストの費用が加わる。一段の不良が積層全体の価値を損なうため、途中段階の良品選別と再検査が重要になる。

競争優位を見る

顧客システムとの共同設計、熱・信号品質、積層歩留まり、安定した量産と認定。単純な容量競争だけではない。

サイクルと時間差

AIアクセラレーターの出荷、搭載容量、世代移行が需要を作る。同時に能力増設が進むと、現在の供給制約と将来の競争環境は変わり得る。

確認するKPI

• 世代・積層数別の出荷
• 顧客認定から量産への移行
• DRAM・積層・実装の能力
• 良品原価と熱・電力性能

読み違えやすいこと

• HBM不足なら全DRAMメーカーが同じだけ儲かる
• 供給契約の発表は将来利益の保証
• HBM増産は装置・材料すべてに同比率で波及

確認したい問い

• 現在のボトルネックはDRAM、積層、ベースダイ、GPU実装のどこか
• 高積層化で一スタック当たりの材料・テスト時間・不良リスクはどう変わるか

• 新世代の顧客認定
• ベースダイのカスタム化
• 積層・実装設備の増設