企業分析ノート
SEMICONDUCTOR ATLAS

Cadence → TSMC（台湾積体電路製造）

先端プロセスの設計フロー認証・IP対応

CadenceTSMC（台湾積体電路製造）
技術提携・認定関係を公式確認

対象期間：2026-09-23公表 ／ 発表日：2026-09-23

先端プロセスの設計フロー認証・IP対応

CadenceとTSMCはA14等の設計フロー認証、N3P/N2PのIP、3D-ICの対応拡大を公表した。

2026年9月に認証・対応拡充を発表

取引金額・依存度：この接続線では確認できる定量値なし

出典 Cadence · 2026-09-23
この関係を業績分析でどう読むか

分析：顧客が使える設計環境を共同整備する関係。EDA会社がファウンドリーへソフトを販売する金額や、そのプロセスで顧客が生産する量を示す発表ではない。

代替・切替を考える

TSMC顧客には複数のツール選択肢がある。認証済みの工程でも顧客フローへの統合・検証が必要。

次に確認すること

顧客設計採用、実シリコンの確認、次世代ノードの量産時期。

矢印は商品・役務の供給側から受け手へ、出資は出資側から対象へ向けています。共同開発・認定の線は発表の組合せを示し、代金や売上の流れを示しません。線の太さは取引金額を表しません。