Arteris

SoC内部でCPU、メモリー、周辺回路を結ぶNoCと、設計統合のソフトウェアを提供。外部の通信ネットワークICではなく、チップ内部のデータ移動が主要な対象になる。

計算機能を増やすほど、帯域、遅延、整合性、設計管理が難しくなる。複数IPを組み合わせた大型SoC・チップレット設計への対応が重要。

事業・製品は公式情報に基づく。成長要因、競争力、リスク、確認すべき指標は、その事業構造を基にした分析上の着眼点。非開示の顧客名・取引額・シェアは推定しない。

業績ドライバー・競争優位・質問は、公開資料をもとにした分析の着眼点です。売買推奨や業績予想ではありません。

この版では相手先まで確認できた接続線を収録していません。取引がないという意味ではありません。