ADEKA

原子層レベルで薄膜を作るALD等に使う原料を開発・供給する。高誘電率材料や電極・配線用の金属錯体など、薄膜の性質を原料分子から設計する。

メモリの積層化とロジック構造変化に伴う材料変更が論点。最終チップ数が同じでも成膜の回数・面積が増える可能性がある。

業績ドライバー・競争優位・質問は、公開資料をもとにした分析の着眼点です。売買推奨や業績予想ではありません。

この版では相手先まで確認できた接続線を収録していません。取引がないという意味ではありません。